Az EDA, az IP és a SoC vállalatok mellett az idei DAC-t is megkülönböztette azon iparági testületek száma, amelyek előmozdították saját technológiai márkájukat, és olyan szabványokat hoztak létre, amelyeket az iparnak követnie kellene.

Accellera , a szervezet a rendszer szintű tervezési, modellezési és ellenőrzési szabványokat összekapcsolta számos iparág vezető vállalatával, az EDA és az IP szabványokkal kapcsolatos bejelentésekkel.

Az Accellera küldetése, hogy platformot biztosítson az elektronikai termékek tervezésének, ellenőrzésének és termelékenységének javítására, mondta Lu Dai, a Qualcomm és a Accellera székhelyű mérnöki vezetője a Portable Test and Stimulus Standard (PSS) 1.0 bejelentésében, amelyet jóváhagytak a szervezet által.

Az ingyenes letöltéshez rendelkezésre álló specifikáció lehetővé teszi a felhasználó számára, hogy egyszerre határozza meg a hitelesítési szándékot és a magatartásokat, és azokat többféle megvalósításon és platformon használja.

Az új szabvány azonnal elérhető Letöltés ingyen.

A hardver- és szoftverellenőrzés SoC-teszt és lefedettségi mutatók egyetlen ábrázolását a hardver- és szoftverellenőrzéshez számos felhasználó használhatja az integráció különböző szintjein és különböző konfigurációkon keresztül szimuláció, emuláció, FPGA prototípuskészítés és utólagos szilícium implementációk létrehozására.

Dai úgy véli, hogy a szabványnak "mélyreható hatása" lesz az iparágra nézve, mivel a hangsúlyt a rendszerszintű hitelesítésről tolja át, és növeli a tervezők termelékenységét, mivel egy olyan vizsgálati specifikációt alkalmazhat, amely több platformon hordozható a tervezés és az ellenőrzés céljából.

A szabvány definiálja a tartományspecifikus nyelvet és a hozzájuk kapcsolódó, szemantikailag egyenértékű C + + osztályú deklarációkat, és egy objektumorientált programozási nyelveken, hardverellenőrző nyelveken és viselkedési modellezési nyelveken alapuló inger és teszthelyzetek egyetlen ábrázolását hozza létre. Az eredményt a teljes tervezőcsoport használhatja az ellenőrzési, tesztelési és tervezési területekről, különböző konfigurációk alapján, és kiválaszthatja a különböző szállítóktól származó legjobb eszközöket az ellenőrzési követelményekhez. A szabvány natív konstrukciókat használ az adatfolyamhoz, a konkurenciahoz és a szinkronizációhoz, az erőforrásigényhez, az állapotokhoz és az átmenetekhez.

A DAC- hanglejtés bejelentette, hogy Perspec rendszerellenőrző tervezőeszköz támogatja a hordozható teszt és stimulus szabványt. Része a hitelesítő eszközcsomag, automatizálja az autóipari, mobil és szerver SoC lefedettség lezárását, és azt is állítja, hogy a rendszer szintű teszt-termelékenységet 10-szeresére növeli.

A Perspec System Verifier absztrakt modell-alapú megközelítést kínál a SoC használatának meghatározására a PSS modellből, és az egységesített modellezési nyelv (UML) aktivitási diagramokat használja a létrehozott tesztek vizualizálására.

A Perspec System Verifier tesztek optimalizálva vannak a Verification Suite egyes eszközeihez, beleértve a Cadence Xcelium párhuzamos logikai szimulációt, a Palladium Z1 Enterprise emulációs platformot és a Protium S1 FPGA alapú prototípus-platformot. Az eszköz a vállalat vManager Metric-Driven Signoff platformjával is integrálva támogatja a PSS használatát. Olyan teszteket hoz létre, amelyek használhatják az Ellenőrzés IP-t (VIP), így az ellenőrző tartalom újra felhasználható a PSS módszerrel, a SoC-ellenőrzés gyorsítása érdekében.

Egy másik vállalat, amely támogatja a PSS-t tanácsadó. A vállalat az ezt inFact eszköz jövőbeni kiadása támogatni fogja a szabványt. (A vállalat 2014-ben adományozta ezt a In-fact technológiát a szervezetnek, és ez a szabvány alapja, állítja a vállalat.)

Úgy véli, hogy a PSS növelni fogja az elfogadását hordozható ingereket szélesebb körű, általános használatra, és segítenek az IC mérnökök hatékony együttműködésben az új és feltörekvő piacokon megjelenő termékek tervezésében, például mesterséges intelligencia (AI), 5G vezeték nélküli kommunikáció és autonóm vezetés.

Ez a InFact gépi tanulási és adatbányászati ​​technikákat alkalmaz a termelékenység növelésére akár 40-es tényezővel is, mondja Mentor és az IC fejlesztésének több fázisában. A tervezők teljesíthetik teljesítményüket és teljesítményelemzésüket az IC szintjén, az ellenőrző mérnökök kevesebb idő alatt képesek lesznek magasabb szintű lefedettséget elérni, míg a validálási mérnökök teljes mértékben integrálhatják a hardvereket és a szoftvereket, és a mérnökök elemezhetik és optimalizálhatják regressziós tesztkörnyezetüket, magyarázta Mark Olen, termék marketing csoport menedzser, Mentor IC Verification Solutions divízió.

A vállalat finomította a szerszámot a PSS-nek való megfeleléshez, ahogyan fejlődött, és hozzáadta az alkalmazott osztályozó gépi tanulást a gráfalapú Questa inFact technológiájához, hogy lehetővé tegye a még nem ellenőrzött forgatókönyvek célzását. Ez felgyorsítja a lefedettségi célokat az IP blokk szintjén, és növeli az IC szintjén a nem fémes tesztelés hasznosságát. A szerszám a szimuláció vagy emuláció során minden további forgatókönyvből tanul.

Az adatbányászati ​​technológia alkalmazása kiterjeszti a hordozható inger alkalmazását az ellenőrzésen túl. Lehetővé teszi az eszköz számára, hogy összegyűjtse és korrelálja a tranzakciószintű tevékenységeket az IC-tervezési teljesítményparaméterek jellemzésére, például a textil-routing hatékonyságára és sávszélességére, a rendszer szintű latenciára, a gyorsítótár-koherenciára, a választottbíráskodási hatékonyságra, a megbízás nélküli végrehajtásra és az opcode teljesítményre. Azt is elemezheti és optimalizálhatja a regressziós tesztkörnyezeteket, elkerülve a szimulációs és emulációs ciklusok szükségességét.

Az eszközt arra használhatjuk, hogy az IP blokkszintű UVM SystemVerilog teszt szcenáriókat állítsunk elő az IP szimulátoron, majd újra felhasználjuk a teszt forgatókönyveket C / C ++ tesztek generálásához a forgalom generálásához az IC szint ellenőrzés során a vállalat Veloce emulátorával . Ezenkívül fel lehet használni az assembly kódot a rendszer szintjén az utasítás-beállító ellenőrzés és a C / C ++ scenarios számára az építészeti feltáráshoz a Vista virtuális prototípus-rendszerrel. Ha a Mentor Catapult High-Level Synthesis szerszámkészletével együtt használják, előbb C / C ++ forgatókönyveket generálhat, és az RTL-teszteket a viselkedési szintézis után.